电子发烧友网报道（文/吴子鹏）当前，终端市场需求呈现多元化、智能化的发展趋势，芯片制造则已经进入后摩尔定律时代，这就导致先进的工艺制程虽仍然是芯片性能提升的重要手段，但效果已经不如从前，先进封装得到了业界的广泛重视。 日前，由博闻创意会展主办的第八届中国系统级封装大会SiP Conference China2024·苏州站成功召开，大会演讲主要围绕 “AI/大算力应用”“存储/高速互连应用”“新工艺及材料”三大主题。通过嘉宾的分享可以明显感受到，在后摩尔定律时代，AI大算力应用对芯片发展有着积极的带动作用，为了打造更强的高性能计算芯片，产业界从EDA、制造、封装、存储等多角度入手，全面推动集成芯片系统化发展。下面，我们来分享几个来自SiP Conference China2024·苏州站的解决方案，帮助大家捕捉技术发展的最前沿。 系统级创新打破“四力”挑战在大会致辞环节，中国半导体行业协会副秘书长兼封测分会秘书长徐冬梅表示，随着信息技术的飞速发展，半导体行业迎来了前所未有的变革，特别是在后摩尔定律时代，异构集成和先进封装技术已经成为行业发展的关键推动力。这些创新技术不仅能够满足高性能计算、人工智能（AI）、自动驾驶等新兴领域对芯片性能的极致追求，更为整个芯片产业链带来了更加广阔的市场空间。 谈到产业变革，芯和半导体副总裁仓巍谈到了当前AI快速发展给半导体产业带来的一些具体挑战，主要是“四力”——算力、存力、运力和电力。可以简单理解为，目前GPU等计算芯片的算力发展跟不上AI对于算力的需求，然而内存带宽、I/O传输能力、总线传输能力也在限制算力的输出。此外，高性能计算芯片和大规模数据中心/智算中心消耗了巨量的电能，对电力系统提出了非常高的要求。 对于仓巍谈到的“四力”，产业界定然很有感触，因为它们经常被称为“四道墙”。为了突破这“四道墙”的限制，产业界进行了非常多的创新，比较典型的创新成果是英伟达公司Blackwell GB200 GPU，拥有2080亿个晶体管，可提供高达20petaflops的FP4算力。在实现上，GB200将两个B200和一个Grace CPU进行配对，再通过NVLink连接在一起。和H100相比，GB200的性能是其7倍，训练速度是其4倍，且能耗更低。 仓巍认为，英伟达Blackwell GB200 GPU代表着芯片公司向系统发展的大趋势，也证明集成芯片系统级创新是引领半导体行业克服“四力”挑战的主要途径。为了实现集成芯片系统级创新，高频高速互联技术、Chiplet异构集成以及配套EDA工具和先进封装技术将成为后续芯片行业发展的主要技术趋势。芯和半导体在此过程中，能够提供端到端的多物理场仿真EDA，赋能AI硬件系统设计。 先进封装的技术探索根据市场调研机构TrendForce的预测数据，预计2025年英伟达Blackwell GB200 GPU的出货量将超过100万颗，占英伟达高端GPU芯片业务的四成。Blackwell GB200 GPU的成功也表明，基于台积电CoWoS-S、CoWoS-L或CoWoS-R等先进封装技术构建系统级封装（SiP），是提升高性能计算芯片性能的有效途径。 台积电CoWoS-S、CoWoS-L和CoWoS-R代表着三种不同的技术类型，分别是硅中介层（Silicon Interposer）、重新布线层中介层（RDL Interposer）和结合局部硅互连和RDL中介层（Local Silicon Interconnect and RDL Interposer）。其中，硅中介层优势在于其精密的制造工艺和优越的电性能，但价格昂贵；重新布线层中介层主要用于降低成本和适应不同类型的器件连接需求；结合局部硅互连和RDL中介层则是利用上述两者的优点以实现更高效的封装和连接。 翊杰科技股份有限公司执行长兼总经理苏进成指出，自CoWoS问世以来，通过在紧凑的平面并排集成多个芯片，与传统的多芯片模块（MCM）相比提供了更高的集成度，为了能够排列更多的芯片、容纳更多的晶体管从而提高系统性能，中介层面积需要不断扩大。通过掩模光刻拼接技术，台积电CoWoS-S目前将硅中介层面积扩展到相当于三个完整掩模尺寸，最多能够实现3个SOC/芯片和8个HBM共封。 苏进成认为，在打造高性能AI计算芯片方面，HBM的重要性也是不容忽视的，是突破“存储墙”的有效手段。HBM为High Bandwidth Memory的缩写，即高带宽内存，可提供高速、高带宽的内存访问。同时，HBM采用微凸块和TSV技术，存储和算力芯片信号传输路径短，单引脚I/O速率较低，使HBM具备更好的内存能效特性。 当然，通过先进封装实现SiP封装，技术路线并不局限于台积电的CoWoS，比如台积电关注的FOPLP（扇出型面板级封装）技术未来潜力也非常大。FOPLP与扇出型晶圆级封装（FOWLP）不同之处在于，FOPLP用较大的面板代替了晶圆，使用的材料、设备以及产品的线宽线距等存在差别。一般而言，FOPLP在同一工艺流程中能够生产出更多的单个封装体，在同样面积的基板上能摆放更多的芯片，因而FOPLP具有更好的材料利用率和更低成本。 目前，FOPLP主要用于I/O密度低和粗线宽/线距的低端或中端应用，FOWLP主要用于 I/O密度高和细线宽/线距的高端应用。不过，奕成科技 VP & CTO方立志认为，现在做中低端的FOPLP就是一片红海，做高端的FOPLP则拥有巨大的市场空间，是打造AI计算方案的可选路径之一。尤其是在台积电入局之后，高端FOPLP大有可为。 当然，方立志强调，FOPLP在高端应用中和FOWLP竞争的重点在于，工艺技术能力要和FOWLP相同，这样才有竞争力。 不过，目前发展高端FOPLP还有非常多的挑战，包括芯片位移、翘曲、细线路和细间距等。在翘曲方面，由于大型面板的热膨胀系数（CTE）差异显著，翘曲问题会导致工艺良率下降，高端AI方案的器件都非常贵，良率低是客户无法接受的。 对于未来发展，方立志认为，板级封装比晶圆级封装更有前景，呼吁更多的业者参与其中。根据奕成科技官网新闻，2023年12月，奕成科技高端板级系统级封装项目顺利实现首款产品量产交付，进入产能爬坡的关键阶段。 结语不难看出，面对终端领域的高性能、多元化、智能化的需求，系统级创新已经成为关键手段，当前晶圆级封装由于在高端市场的技术领先优势，牢牢把控着市场，英伟达Blackwell GB200 GPU的成功也说明了这一点。不过，通过怎样的先进封装技术实现SiP封装，技术路线并不是固定的，FOPLP后续的潜力是巨大的。当然要想打造更好的系统，EDA工具、存储、高带宽技术和材料技术也要跟上，SiP Conference China2024·苏州站也有非常多的嘉宾谈到了这些方面的创新。