在高速电路设计中，链路中的每一个参数都有可能导致传递的信号出问题。今天就和大家分享一个平常大家不太注意的参数。

先回顾下在中学的时候，咱们学习的一个概念，趋肤效应：当信号的频率较越来越高时，信号都会趋向于导体的表面传递。这样就会导致信号流过导体的相对有效面积变小，从电阻的角度来分析，这就会导致电阻增加，导致传递能量的损失。

在电子产品使用的PCB，基本都是由铜箔和有机材料组成的，如下图所示：

我们平时看到的铜箔，表面上看起来都是非常光滑的，实际上并不如你肉眼所见的那样，铜箔并不是完全光滑的，其在金相显微镜下如下图所示：

为了更加的容易理解，给大家做一个示意图，如下图所示：

铜箔的表面都是有很多铜牙存在的。目前小编没有发现非常官方的数据说明普通的铜牙到底有多长，据小编看到的普通的铜箔，没有经过处理的铜牙（铜箔粗糙度）一般都是在20～30um左右。当然，常规的根据铜箔粗糙度的厚度（系数）不同，目前有标准铜箔、反转铜箔、低粗糙度铜箔和超低粗糙度铜箔之分。

前面说到，铜箔的粗糙度会影响到信号完整性，那么我们就来做一个实验看看。原理图如下所示，把铜箔粗糙度的设置为一个变量，初始值为0，仿真的速率为10Gbps：

分别查看其眼图和波形，如下所示：

从结果可以看到：眼图的宽度为97ps，高度为0.652V，信号的峰值为0.479V。

那么，接下来，逐步改变铜箔粗糙度的厚度，观察眼图的变化，分别仿真铜箔粗糙度为5um、10um、15um和20um的情况，眼图和波形分别如下所示：

当粗糙度为5um的时候，眼图的宽度为94.5ps，高度为0.532V。

当粗糙度为10um的时候，眼图的宽度为93ps，高度为0.499V。

当粗糙度为15um的时候，眼图的宽度为91ps，高度为0.424V。

当粗糙度为20um的时候，眼图的宽度为88.5ps，高度为0.370V。

从以上的结果，咱们可以看到当铜箔粗糙度的系数（厚度）增加时，眼图的的margin越来越小，抖动（Jitter）越来越大。

有的工程师经常会问到这样一个问题：当信号的速率为多少的时候，在实际项目工程中需要考虑铜箔粗糙度的影响。我的答案是，任何时候考虑都是必要的。但是综合成本和效果来考虑的话，当信号速率超过5G以上的时候，就应当适当的考虑铜箔的选择问题（如果设计要求不高，也可以不考虑）。

所以，当信号的速率越来越高的时候，我们不仅仅需要关注芯片的驱动能力、PCB介质的介电常数、介质损耗角、连接器、线缆等等，还需要考虑到导体（铜）的表面粗糙度的影响。

本文作者蒋修国，推荐蒋修国书籍

基于ADS2023的《ADS信号完整性仿真与实战》第二版

长按二维码了解书籍详情

我对PCB设计的认知提升过程【1】兴趣驱动热爱

我对PCB设计的认知提升过程【2】硬件工程师要不要自己画PCB

我对PCB设计的认知提升过程【3】PCB走线应该走多长？

我对PCB设计的认知提升过程【4】PCB走线应该走多宽？

我对PCB设计的认知提升过程【5】PCB的内电层

我对PCB设计的认知提升过程【6】过孔

我对PCB设计的认知提升过程【7】PCB能不能走锐角和直角？

我对PCB设计的认知提升过程【8】死铜是否要保留？（PCB孤岛）

我对PCB设计的认知提升过程【9】焊盘上是否可以打过孔？

我对PCB设计的认知提升过程【10】PCB材料、FR4到底是指什么材料？

我对PCB设计的认知提升过程【11】阻焊层，绿油为什么多是绿色

我对PCB设计的认知提升过程【12】钢网

我对PCB设计的认知提升过程【13】预布局

我对PCB设计的认知提升过程【14】PCB布局、布线 的要领

我对PCB设计的认知提升过程【15】跨分割走线

我对PCB设计的认知提升过程【16】信号的反射

我对PCB设计的认知提升过程【17】脏信号

我对PCB设计的认知提升过程【18】沉金、镀金、喷锡等表面处理工艺

我对PCB设计的认知提升过程【19】线距

我对PCB设计的认知提升过程【20】电容的摆放位置

我对PCB设计的认知提升【21】串扰

PCB的飞针测试

FPC概述及仿真

为什么PCB变形弯曲？如何解决？

一文搞懂“特征阻抗”

PCB的叠层设计

高速电路PCB回流路径

PCB设计中电源处理与平面分割

锯齿形的PCB走线——Tabbed routing

PCB的介质损耗角是什么“∠”？

www.hw100k.com

点击原文链接，进入《硬十课堂》