6月5日消息，加拿大半导体IP公司AlphawaveSemi宣布其UCIeIP子系统成功流片，采用台积电2nm（N2）工艺，支持36GDie-to-Die数据速率。该IP与台积电的Chip-on-Wafer-on-Substrate（CoWoS）先进封装技术完全集成，为下一代小芯片（Chiplet）架构解锁了突破性的带宽密度和可扩展性。

这一里程碑建立在最近发布的AlphawaveSemiAI平台的基础上，表明已准备好支持未来的分解式SoC和超大规模AI和HPC工作负载的纵向扩展基础设施。通过此次流片，AlphawaveSemi成为首批在2nm纳米片技术上实现UCIe连接的公司之一，标志着开放式小芯片生态系统向前迈出了重要一步。

AlphawaveSemi定制芯片和IP高级副总裁兼总经理MohitGupta表示：“我们很自豪能够在这个先进节点上通过第一个UCIeIP引领行业进入2nm时代。我们的36G子系统验证了一类新型的高密度、高能效小芯片连接，并为64GUCIe及更高级别铺平了道路，这对AI和高基数网络应用至关重要。”

AlphawaveSemi是业界首批采用台积电2nm工艺的UCIeIP子系统之一，可提供36G性能、11.8Tbps/mm带宽密度、超低功耗和延迟，以及实时每通道运行状况监控和全面可测试性等高级功能。符合UCIe2.0标准，并支持多种协议，包括PCIe®、CXL™、AXI、CHI等，采用AlphawaveSemi高度可配置且高效的流协议D2D控制器。

AlphawaveSemi正在推进关键生态系统合作，以实现突破性技术，利用基于D2D的开放小芯片互作性为行业推动更广泛的AI连接平台。AlphawaveSemi在台积电2nm工艺上的UCIeIP肯定了其作为可扩展、开放式小芯片生态系统的主要推动者之一的地位。

台积电先进技术业务发展高级总监LipenYuan表示：“我们与AlphawaveSemi的最新合作突显了我们的共同承诺，即通过设计解决方案来推动高性能计算的进步，这些设计解决方案充分利用了台积电先进工艺和封装技术的性能和能效优势。这一里程碑表明，我们与AlphawaveSemi等开放创新平台®（OIP）合作伙伴的密切合作如何能够快速交付高级接口IP和定制芯片解决方案，以满足AI和云基础设施日益增长的需求。”

AlphawaveSemi已经在执行其计划，提供下一代UCIe解决方案，支持64GUCIe，使AI和HPC客户能够在快速发展的小芯片驱动环境中处于领先地位。