JEDEC规定GDDR6显存有8Gb、12Gb、16Gb、24Gb、32Gb，但实际产品只有8Gb和16Gb两种，不排除因为AI对大显存的需求，DRAM厂商推出32Gb的颗粒。但GDDR6显存已经到达后期，所以32Gb颗粒也有可能会在GDDR7产品中推出。
目前速率最高的GDDR6显存是RX7900XTX的显存，由三星和海力士制造，速率20Gbps。
GDDR6 是 "Graphics Double Data Rate 6" 的缩写，代表第六代图形专用双数据速率同步动态随机存取内存（SDRAM）。简单来说，也就是显卡的缓存。GDDR6 是目前最新六代技术，相比目前主流的GDDR5更先进，频率更高，主要目的是提升显卡性能。
1、GDDR5X/5/4/3/2/1显存等版本，都是属于单通道读写设计，而GDDR6显存采用双通道读写设计；
2、GDDR6显存速度高达16Gbps，而GDDR5只有12Gbps。
3、GDDR6的工作电压相比上一代GDDR5显存有所降低，这就意味着GDDR6不仅性能更加强劲，功耗也会更低一些。
4、GDDR6显存标准未来最高缓存容量能够高达32Gb，而上一代GDDR5最常见的都是8Gb单颗粒。
5、.GDDR6显存带宽能够达到16Gbps×384bit÷8=768GB/s，以GTX1080为例，其显存带宽为11*256/8=352GB，带宽几乎提升了一倍。
与前几代 GDDR 相比，GDDR6 的变化之一是数据总线（DBI）和命令/地址位反转（CABI）的数据反转，减少了需要同时切换的信号数量。这减少了同步切换噪声（SSN），从而减少误码，确保 GDDR6 接口达到所需的误码率（BER）。为了准确模拟最新一代 GDDR 的数据传输速度，控制器和存储设备都需要支持前馈均衡（FFE）、连续时间线性均衡器（CTLE）和决策反馈均衡（DFE）建模，并使用输入/输出缓冲信息规范（IBIS）算法建模接口（AMI）模型。
图形处理单元（GPU）和图形双倍数据速率（GDDR）存储器接口对显卡、游戏主机、高性能计算（HPC）和机器学习应用至关重要。目前，这些接口可实现每秒逾 665GB 的数据传输速度，而下一代 GDDR 接口将超过每秒 1TB（TBps）。信号完整性（SI) 和电源完整性（PI）与超快数据传输速率、超低电压摆幅和高密度 GDDR6 设计（通常在硅基板上实现）引起的散热问题交织在一起。
AI Memory Requirements Across the Internet
AI/ML Driving New Architectures
Advances in computing have pushed bottleneck to memory
• New ASIC architectures aim at greater neural network performance and efficiency
• Demand for memory bandwidth driving innovative memory solutions (2.5D/3D)
• High-performance memory needed for both AI training and inference
Edge Computing Market
Edge Computing Advantages
Common Memory Systems
Memory System Example for AI Inference
AI Inference Solution: Accelerator Cards
Achronix Speedster7t Architecture
Speedster7t is a new of FPGA optimized for high-bandwidth data acceleration workloads
GDDR6 Controller Overview
• Supports all standard GDDR6 features
• All speed grades up to 24 Gbps
• All bank and per bank refresh
• EDC, low power modes (self-refresh, power-down)
• Supports x16 or x8 clamshell modes
• Controller available in two different configurations
• Dual-controller configuration; Single-controller configuration
• Half-rate operation
• 1.5 GHz controller clock for 24 Gbps operation
• User interface data width is 16x memory width (i.e., 256 bits for 16-bit memory)
• Optional Add-On Cores - AXI, Multi-Port, In-Line ECC, Memory Test (offers comprehensive Memory Sub-System test support), etc.
• Performs complete regression of each customer Memory Controller solution +PHY delivery
