由于TDR是时域阻抗测试原理，因此可以直接从示波器上读取到阻抗值阻抗不连续点的时间，从而可以根据延时计算出阻抗不连续点的位置。
TDR 是一种通过观察信号在传输线上的反射特性来分析线路物理属性的工具。其核心原理是：
TDR 向传输线发送一个快速上升沿的电脉冲。
当脉冲遇到阻抗不连续（如短路、开路或阻抗变化）时，会产生反射波。
通过分析反射波的时序和幅度，可以确定传输线的阻抗特性、缺陷位置和严重程度。
这一方法类似于声纳或雷达，区别在于 TDR 使用电信号而非声波或电磁波。
TDR 的应用场景信号完整性分析：在高速数字信号传输中，阻抗不匹配会导致信号反射和失真。TDR 可以快速诊断 PCB 走线、连接器和电缆中的阻抗问题。
传输线特性测量：通过 TDR，可以测量传输线的特性阻抗、长度和介电常数。
故障定位：当传输线上出现短路、开路或焊接缺陷时，TDR 能精确定位问题的位置。
评估工艺变异影响：TDR 可用于评估 PCB 制造中的工艺偏差对走线阻抗一致性的影响。
TDR阻抗计算公式的推导
当驱动器发射一个信号进入传输线时，信号的幅值取决于电压、缓冲器的内阻和传输线的阻抗。驱动器端看到的初始电压决定于内阻和线阻抗的分压。
反射系数
其中-1≤ρ≤1
当ρ=0时无反射发生
当ρ=1(Z 2 =∞，开路)时发生全正反射
当ρ=-1(Z 2 =0，短路)时发生全负反射
初始电压，是源电压Vs（2V）经过Zs（25欧姆）和传输线阻抗（50欧姆）分压。
Vinitial=1.33V
后续的反射率按照反射系数公式进行计算
源端的反射率，是根据源端阻抗（25欧姆）和传输线阻抗（50欧姆）根据反射系数公式计算为-0.33；
终端的反射率，是根据终端阻抗（无穷大）和传输线阻抗（50欧姆）根据反射系数公式计算为1；
我们按照每次反射的幅度和延时，在最初的脉冲波形上进行叠加就得到了这个波形，这也就是为什么，阻抗不匹配造成信号完整性不好的原因。
由于连接的存在、器件管脚、走线宽度变化、走线拐弯、过孔会使得阻抗不得不变化。所以反射也就不可避免。
三种特殊情况下的TDR测量波形
S参数与TDR
S参数（散射参数）和时域反射（TDR）是射频和高速信号系统中分析信号完整性和传输特性的两种主要工具。它们描述了同一物理系统的特性，但在不同的领域和方式下进行。
以下是它们之间的关系和关联：
1. 域的不同S参数：工作在频域，描述网络对各种频率信号的响应。常见的S参数包括 S11S_{11}S11（反射系数）和 S21S_{21}S21（传输系数），分别对应输入端的反射和输出端的传输。
TDR：工作在时域，通过测量时间上反射信号的变化来分析信号路径中的阻抗变化。
关系：
S参数的 S11S_{11}S11 对应的是反射系数，可以通过傅里叶变换与时域反射分析（TDR）相联系。通过逆傅里叶变换，可以将S参数从频域转换到时域，得到与TDR测量类似的结果。
2. 物理意义的联系S参数：频域中的 S11S_{11}S11 描述了反射信号相对于入射信号的幅度和相位。反射取决于阻抗的不匹配。
TDR：通过发送窄脉冲并观察返回的反射信号，可以直接在时域中定位阻抗不连续点和估算阻抗值。
TDR测量可以看作是特定时域条件下S11S_{11} 的表示。例如，一个突发的反射峰值可能对应于某频率下S11的高反射。
TDR测试原理
TDR通过向传输路径中发送一个脉冲或者阶跃信号，当传输路径中发生阻抗变化时， 部分能量会被反射， 剩余的能量会继续传输。只要知道发射波的幅度及测量反射波的幅度，就可以计算阻抗的变化。同时只要测量由发射到反射波再到达发射点的时间差就可以计算阻抗变化的相位。
信号在传输过程中，当遇到阻抗变化时，一部分信号发生反射，一部分继续传播。不同的阻抗其反射量不一样，因此如果能测量到这个反射电压,那么理论上就可以表征阻抗大小。TDR就是利用这样的原理来进行阻抗测量的。
PCB设计系列文章
【2】硬件工程师要不要自己画PCB
【4】PCB走线应该走多宽？
【6】过孔
【8】死铜是否要保留？（PCB孤岛）
【10】PCB材料、FR4到底是指什么材料？
【12】钢网
【14】PCB布局、布线 的要领
【16】信号的反射
【18】沉金、镀金、喷锡等表面处理工艺
【20】电容的摆放位置
【22】PCB的飞针测试
【24】为什么PCB变形弯曲？如何解决？
【26】PCB的叠层设计
【28】PCB设计中电源处理与平面分割
【30】PCB的介质损耗角是什么“∠”？
【32】晶振为什么不能放置在PCB边缘？
【34】什么是传输线
【36】如何利用PCB散热
【38】纠结：走线之间的GND保护地线要还是不要？
【40】进行 PCB 设计时应该遵循的规则
【42】除了带状线、微带线，还有“共面波导”
【44】PCB设计时，板边为什么要打地孔
【46】为什么要把参考平面掏空？
【48】用EMC思想来设计DC/DC电源的PCB
【50】为什么要把过孔堵上“导电孔塞孔工艺”
【52】PCB板上的Mark点【54】刚柔板(软硬结合板)
【56】PCB设计中电容的摆放
【58】去耦电容在PCB设计中的布放与走线
【60】PCB设计checklist：电源
【62】PCB设计checklist：高速数字信号
【64】PCB设计：金手指
【66】DDR4的PCB设计及仿真
【68】什么是好的“PDN”的PCB设计
【70】USB2.0 PCB布线
【72】PCB设计，焊盘与过孔工艺规范
【74】PCB 过孔对散热的影响
【76】为什么有时在PCB走线上串个电阻？有什么用？
【78】PCB设计不好造成的信号完整性问题
【80】电子产品的结构设计
【81】PCB的安规设计
【82】PCB的可生产性设计（DFM）
【83】PCB设计的EMC考虑
【84】高速数字电路PCB“接地”要点
【85】跨分割，信号能有多坏
【86】如何确保PCBA的质量--常用的14种测试方法
【87】DC/DC电源PCB设计中，一定要把这个点设计好
【88】铺铜的间距有什么要求？
【89】开关电源的输入电容的PCB设计技巧
【90】PCB设计抗干扰有哪些方法？
【91】PCB叠层设计
【92】为什么PCB线路板要把过孔堵上？
【93】在PCB生产过程中，是如何控制走线阻抗的？
