三星电子即将在今年推出一项革命性的3D封装技术，使高带宽内存（HBM）能够垂直堆叠在CPU或GPU上。据《韩国经济日报》报道，这项名为SAINT-D的技术在2024年三星代工论坛上正式公布，标志着全球最大内存制造商和领先代工厂的重要里程碑。

SAINT平台是三星高级互连技术（Samsung Advanced Interconnect Technology）的简称，涵盖了三种不同的3D堆叠技术：用于SRAM的SAINT-s、用于逻辑芯片的SAINT-l以及用于在CPU或GPU上堆叠DRAM的SAINT-d。三星已研究SAINT-D多年，并于2022年正式宣布。如今，这项技术将在今年迎来其黄金时间。

与现有的2.5D技术不同，三星的新3D封装方法采用在处理器上垂直堆叠HBM芯片，而不是通过硅中间层水平连接HBM芯片和GPU。这种垂直堆叠方法不仅消除了对硅中间层的需求，还大幅提升了数据传输速度、信号清晰度、功耗效率和延迟性能。然而，3D封装的成本相对较高。

三星计划将这种先进的3D HBM封装作为“统包服务”提供，即由存储器部门生产HBM芯片，代工部门为无晶圆厂企业组装实际处理器。目前，尚不清楚三星将在今年与SAINT-D合作推出什么具体产品。将HBM堆叠在逻辑芯片上需要适当的芯片设计，而目前尚无任何知名公司的处理器已被设计为适应这一新技术，并计划在2024年至2025年上半年推出。

展望未来，三星电子的目标是在2027年前推出一体化异构集成技术。这种未来技术将集成两层逻辑芯片、HBM存储器（在中间层上）以及协封装光学器件（CPOs），为半导体行业带来更多创新和可能性。

随着SAINT-D技术的推出，三星在全球半导体市场的地位将进一步巩固，并为未来的技术进步铺平道路。这一突破不仅有望提升计算性能，还将推动更多高效和高性能的计算解决方案的研发和应用。

欢迎关注芯片行业，芯片行业致力于将全球有价值的半导体新闻分享给您！