当今的数字化时代，随着 AI 和大数据应用的快速发展，业界对高性能存储芯片的需求日益增长。

现阶段，传统的硅基闪存芯片主导着非易失存储市场，然而当前非易失闪存的编程速度普遍较慢，大都在百微秒级，其速度限制了 AI 等应用的表现。

近日，复旦大学微电子学院周鹏、芯片与系统前沿技术研究院刘春森团队开发出一种可扩展的规模化集成工艺用于制造二维超快闪存，有望解决当前闪存技术的速度瓶颈问题，并加速超快闪存技术进入产业应用进程。

目前，这项研究发现已经以“A scalable integration process for ultrafast two-dimensional flash memory”（超快二维闪存的可扩展集成工艺）为题发表在 Nature Electronics 上。

（来源：Nature Electronics）

闪存最初于 1967 年在贝尔实验室发明，由于拥有简单的存储机制以及低成本、高密度集成等的优势，闪存是现阶段占据主导地位的非易失性存储技术，目前约占非易失存储器市场的 99%。

当前，数据驱动的计算高度依赖存储性能，但是闪存在速度方面却存在较大的局限性。

二维（2D）材料有望用于制造超快闪存，基于此，周鹏、刘春森团队在先前的研究中发现通过改良新型二维半导体结构可开发出纳秒级的超快闪存技术，即能够将编程速度提升 1000 倍以上，然而其在大规模集成方面仍然存在挑战，难以付诸实际应用。

图｜超快闪存阵列的制造和表征（来源：Nature Electronics）

在这项新研究中，他们使用二维材料制造超快闪存，并开发出一种用于制造二维超快闪存的规模化集成工艺。

首先，研究团队使用化学气相淀积（CVD）技术在硅片上生长的单层二硫化钼作为沟道材料，并采用两种不同的隧穿势垒配置：HfO2/Pt/HfO2（HPH）和 Al2O3/Pt/Al2O3（APA）构建闪存单元。

为了确保闪存单元具备超快编程能力，研究团队优化了制造过程中的界面工程，包括制造过程中界面的清洁度和平整度，以及低载流子隧穿势垒的设计等。

他们利用原子力显微镜和透射电子显微镜对材料表面进行了表征，证实了材料表面具有极高的平整度和平滑度，在规模化二维闪存中实现了具备原子级平整度的异质界面，这有助于实现可靠的隧穿效率和良好的门控比。

他们通过实验发现，HPH 和 APA 两种配置的闪存单元均能在室温下表现出优异的性能，其中，由于 HPH 配置下的闪存单元具有较低的电子隧穿势垒，因此可以在更低的电压下工作。

在实验中，他们所使用的电压脉冲宽度仅为 20 纳秒，从传统硅基闪存所需的百微秒级别降低到了数十纳秒级别，大幅缩短了编程时间。

图｜超快闪存阵列的统计性能（来源：Nature Electronics）

他们制备出沟道长度仅为 8 纳米的超快闪存器件，证明了二维超快闪存即使在沟道长度缩小到 10 纳米以下时也是稳定的。需要注意的是，该超快闪存器件突破了当今硅基闪存物理尺寸（约 15 纳米，更小会变得不稳定）的极限，是目前国际上沟道长度最短的超快闪存器件。

性能方面，他们制备的这种超快闪存器件具备 10⁵ 次循环寿命、20 纳秒超快编程、10 年数据保存以及多态存储等。

他们通过测试发现，在 1Kb 存储容量的规模中、在纳秒级编程速度下，该二维超快闪存的良率达到 98%，远高于国际半导体技术蓝图（International Technology Roadmap for Semiconductors）对闪存制造的良率要求（89.5%）。

值得一提的是，此次的研究在国际上首次完成了 1Kb 二维超快闪存阵列集成的验证。

图｜沟道长度小于 10 纳米的闪存器件的实现和表征（来源：Nature Electronics）

总的来说，周鹏、刘春森团队的这项研究为二维超快闪存器件的大规模集成提供了新的思路和技术手段，此外，该研究还可以为其他基于二维材料的器件设计提供参考。

研究人员表示，接下来还将围绕优化制造工艺以进一步提高良率和降低功耗，以及探索新型材料和结构以实现更高的速度和容量等多个方面开展深入研究，将其推向商业化应用阶段。

参考资料：

1.https://doi.org/10.1038/s41928-024-01229-6

2.https://sme.fudan.edu.cn/60/68/c31158a352360/page.htm

3.https://fics.fudan.edu.cn/b3/35/c22620a242485/page.htm