日企在半导体光掩膜领域瞄准2纳米之后三星代工业务发动反击

博雅文成 2024-12-10 17:20:00
半导体光掩膜领域的日本大型企业将全面启动着眼于2nm(纳米)制程之后的技术开发。大日本印刷(DNP)和TOPPAN控股旗下的Tekscend Photomask(原Toppan Photomasks)分别与海外企业和研究机构展开合作,将开发应对高NA(数值孔径)和1.4nm制程的新型光掩膜。在推进最尖端进程用光掩膜技术开发的同时,当前还将加强传统制程用光掩膜业务。

在半导体行业,代工企业和半导体厂商自主开发的光掩膜被称为“自制光掩膜”,而零部件企业生产的光掩膜被称为“外销光掩膜”。DNP和Tekscend Photomask是与美国Photronics并驾齐驱的大型外销光掩膜企业。

面向Rapidus的2nm制程用EUV光掩膜

DNP和Tekscend Photomask正在致力于开发的是使用EUV(极紫外)光刻技术的2nm制程的光掩膜。Tekscend Photomask计划在2027年前后开始量产,DNP计划在2027年度开始量产。

DNP将日本Rapidus公司作为2nm制程用EUV光掩膜的客户。Rapidus正力争2027年实现2nm制程的量产。

作为再受托方,DNP参与了日本新能源产业技术综合开发机构(NEDO)委托给Rapidus的项目“后5G信息通信系统基础强化研究开发事业”。在该项目中,Rapidus携手美国IBM和比利时imec开发2nm制程技术。DNP也加入其中。

DNP和Tekscend Photomask也将分别启动面向2nm之后制程的光掩膜开发。具体而言,将面向高NA制程和1.4nm制程。

在开发这些面向最尖端制程的光掩膜之际,DNP和Tekscend Photomask分别与外部企业和研究机构展开合作。DNP与imec展开合作,而Tekscend Photomas

k与IBM合作。DNP在5nm和3nm制程的光掩膜领域也与imec展开联合开发,在2nm制程以后的领域也将继续合作。

Tekscend Photomask也与IBM推进了光掩膜的研发。双方还签订了关于共同开发面向高NA和2nm以后制程的光掩膜的新合同,将在2024年2月起的5年内推进。

外销光掩膜迎来东风

自导入EUV光刻以来,光掩膜技术开发的门槛提高。因此,大型代工企业和存储器制造商一直专注于面向最尖端制程的内制光掩膜的研发。结果,在EUV光刻用光掩膜领域,内制光掩膜成为主流。

相应地,在传统制程中使用外销光掩膜的情况有所增加。也就是说,外销光掩膜市场迎来东风。预计外销光掩膜的市场将会增长。在此背景下,外销光掩膜制造商正在增产面向使用DUV(深紫外线)光刻技术的制程的光掩膜,同时也在推进2nm制程等最尖端产品的研发。

以DNP为例来观察,很容易理解。DNP以半导体业界团体美国SEMI的数据为基础推算的结果显示,从2020年到2027年,外销光掩膜的市场规模将以年均8.13%的增长率不断扩大。这一速度超过半导体市场。

因此,DNP正在扩大对外销光掩膜市场来说处于大众消费品市场(Volume Zone)的面向28nm、40nm和65nm等传统制程的光掩膜产能。计划在2023~2025年度投资约200亿日元,将2025年的产能提高至2022年的1.2倍。DNP认为,如果目前最尖端的EUV光刻用光掩膜将来随着EUV光刻技术的成熟而变为传统产品,将从内制产品转向外销产品。也就是说,存在开发Rapidus以外客户的空间。

致力于纳米压印

在外销光掩膜制造商当中,也有企业在形成微细电路图案的原版领域致力于纳米压印的模板。最具代表性的是DNP。该公司正在与涉足半导体制造用纳米压印设备的佳能共同进行研发。计划在2024年度内向客户提供纳米压印模板。预计到2030年前客户将在量产制程中采用。

在半导体制程的一部分引入纳米压印,有助于通过降低耗电量和提高生产率来降低成本。根据是逻辑半导体还是存储器,纳米压印的应用部位有所不同,但举例而言,可以用于导通孔的形成。

DNP希望增加包括纳米压印模板在内的光掩膜业务的营业收入。具体来看,计划2025年度的营业收入比2022年度增加约15%。到2030年度,与2022年度相比,通过EUV光刻用掩模使营收增加约100亿日元,通过纳米压印模板使营收增加约40亿日元。

对此三星代工业务方面表示发动反击…“明年靠2纳米或许迎来转机”

▲ 三星电子华城芯片工厂

据悉,韩国三星电子计划在代工(芯片委托生产)业务上展开反击。在11月的社长团人事调整中,被任命为代工业务部长的韩振满社长在9日向员工发出的第一条消息中称:“将致力于实现2纳米(1纳米=10亿分之一)工艺良品率划时代改善”,“相信明年可以迎来肉眼可见的转机。”新一代的2纳米工艺是应用于尖端人工智能(AI)芯片的技术。为了抢占AI芯片市场,TSMC与三星电子等正在展开激烈的量产竞争。

此前,三星电子代工业务部一直引领最尖端工艺的开发,但在确保良品率(合格品占总产品的比例)上遭遇了困难。据悉,TSMC的2纳米工艺最近实现了60%的良品率,计划明年初投入量产。而三星电子计划在2纳米工艺上,尽快实现合理的良品率,缩小与TSMC的代工占有率差距,追赶上TSMC。

▲ 插图=朴祥勋 三星电子的反击

有新闻报道称,TSMC明年将启动2纳米量产,并向苹果交付首批产品,韩振满的致员工消息便是在这样的背景下发出的。韩振满在消息中指出,“2纳米工艺迅速扩大产量”是核心课题。当前的最先进制程是3纳米,2纳米是新一代代工工艺。韩振满称:“我们必须承认技术力量落后于其他大型企业(指TSMC)”,“但总有一天会克服。”

芯片业界认为,三星电子的反击武器是GAA(Gate-All-Around)。GAA是一项最大限度地减少电流外泄,从而提高用电效率和性能的技术,也是制造高性能芯片的核心。2022年,三星在全球率先将GAA应用于3纳米工艺。据悉,TSMC也将从2纳米工艺开始引入GAA技术。芯片业界有关人士称:“技术难度很高,虽然在3纳米工艺中抓良品率很困难,但先于竞争对手引入GAA,积累了充分的经验是一大优势。”韩振满表示:“虽然三星领先全球实现GAA工艺转型,但在商业化方面还有太多不足”,“必须打破机会之窗关闭,不得不在下一代技术上再决一胜负的恶性循环。”

明年2纳米竞争激烈

三星电子代工业务第三季度在全球市场的占有率为9.3%,首次跌破10%。高带宽内存(HBM)和代工业务低迷被指是造成最近三星电子芯片业务陷入危机的原因。为

此甚至出现了肢解代工业务部的传闻。但在上一轮社长团人事调整中,三星电子安排了技术专家坐镇代工业务部。韩振满曾供职于DRAM·闪存设计组,担任过SSD开发组组长,是组织内具有代表性的技术专家,公司还任命工艺开发专家南硕祐社长出任代工业务部首席技术官(CTO)。

三星电子2纳米工艺正在取得一些成果。最近,三星电子拿下了日本AI芯片企业PFN的2纳米芯片订单,正在争取主要客户。但追赶TSMC并非易事。TSMC的2纳米试产良品率超过60%,预计将先于三星投入量产。对此,芯片业界人士称:“哪怕三星电子只拿下TSMC的一个主要客户,市场氛围也会发生改变。”

【免责声明】: 文章在描述过程、图片都来源于网络,此文章旨在倡导社会正能量,无低俗等不良引导。如涉及版权或者人物侵权问题,请及时联系我们,我们将在第一时间删除内容!如有事件存疑部分,联系后即刻删除或作出更改。

0 阅读:0