上拉/下拉应用

电阻的上拉/下拉：是将不确定的信号通过一个电阻器钳位在高/低电平，同时起限流作用。

上/下拉电阻器的基本原理是：提供被上下拉的电路一定的电流驱动能力。

1. 上拉是对电路注入电流，即拉电流；

2. 下拉是对电路输出电流，即灌电流。

电阻器的上拉/下拉应用非常广泛，在不同硬件电路设计中，其作用也有所不同：

1. 保证器件输入管脚状态的稳定：

1, 边沿触发的输入管脚，如果器件内部没有内置上/下拉电阻，需外接上/下拉电阻器，使维持管脚不被误触发；

例如中断、复位等可能为边沿触发的重要信号，必须保证其在工作期间的状态稳定。

2, 有些应用场合不希望出现高阻状态，可以通过上拉/下拉电阻器的方式使处于稳定状态；

一些器件在上/下电瞬间的输出不受控（高阻），为保证输入器件管脚的稳定，外接上/下拉保证其正确状态。

例如输入MOS管G极的信号，如果是高阻状态，则G极电荷积聚可能导致MOS管误导通。

3, 确保端口常态时有确定电平，例如：检测低电平的输入管脚，接上拉电阻器，使其常态就为高电平（适用一般设计原则）。

端口上/下拉的默认状态是否为管脚触发状态，取决于其应用需求。

例如：单板上某个器件的启动有特定要求，初始默认要一直处于复位状态（假设低电平复位），那么其复位信号需下拉。

4, 解决总线驱动能力不足：上拉电阻提升管脚输出拉电流，下拉电阻提升管脚输出灌电流大小。

例如，有些单片机的高电平驱动能力不足（一般器件管脚的低电平驱动电流大于高电平驱动电流），需要增加上拉电阻。

5, 悬空输入管脚比较容易受外界的电磁干扰（天线）， 外部上/下拉可以提高总线的抗电磁干扰能力。

2. 用于输入/输出信号电平的转换或匹配：

1, 电平匹配：输出、输入信号不同电平之间的转换。

1，TTL电平输出驱动CMOS电平管脚，由于高电平电压判断不同，需要上拉电阻器用于提升驱动电压。

2，不同差分电平（LVPEC,HSTL等）的共模电压有差别，采用AC耦合后再输入端电阻上/下拉分压得到满足输入共模电压要求的电平。

2, 用于传输线终端匹配，例如：戴维南匹配。

3. 用于对CMOS结构器件输入管脚的保护：

1, 保护CMOS结构输入管脚内的保护二极管，防止保护二极管过流损坏；

有些器件输入管脚内置保护二极管，防止输入信号电压超出管脚允许电压范围后破坏输入管脚内部结构，上下拉电阻有一定的分流能力，利于信号电平的稳定。

2, COMS结构输入管脚中不用的管脚不能悬空，一般接上/下拉电阻降低输入阻抗，提供泄荷通道，防止静电造成损坏。

由于CMOS结构管脚的输入阻抗非常大，（MOS是电压控制型器件，输入电流很小），所以积聚在管脚上的电荷不容易泄放，容易损坏输入管脚。

4. 上拉电阻为OD/OC门提供驱动电流：

1, 根据IIC总线协议，上拉电阻的取值和I2C总线的频率及负载电容有关，电阻的大小对时序有一定影响，对信号的上升时间和下降时间也有影响；

2, 电阻计算公式：

Rmin＝{Vdd(min)-0.4V}/3mA

Rmax = (T/0.874) *C。

上下拉电阻取值原则

在不同硬件电路设计应用中，对上拉/下拉电阻阻值的选择有不同考虑，整体来说有如下三个方面原则：

1. 从节约功耗及芯片的灌电流能力考虑：

电阻值应当足够大。电阻大，则电流小，损耗小。

2. 从确保足够的驱动电流考虑应：

电阻值当足够小。电阻小，则电流大，驱动能力大。

3. 过大的上拉电阻阻值，可能会使边沿变平缓（例如OD/OC门，靠上拉提供驱动电流）。

综合考虑以上三点原则，一般在数字电路的上/下拉电阻设计中选取：1k到10k之间。

但电阻器的参数不能一概而定，要看电路其他参数而定：

举个例子：对于驱动TTL集成电路：上拉电阻的阻值要用1~10K之间；对于CMOS集成电路：上拉电阻阻值就可以选择相对较大（小于100K）。