最近在基于芯片原厂的Demo板做一些修改。

我们的开发模式与在华为时有什么不同？

原先设计中，有些走线中间，故意通过一些GND覆铜，来实现信号之间的隔离。

这让我想起蒋修国的一篇文章，讲解《高速PCB设计时，保护地线要还是不要，这是个问题？》

我们也发过关于“串扰”的文章。

包括了串扰的来源和形成、串扰的类型、串扰的仿真和测试等，有很多减少串扰的方法，其中有一条减少串扰的方法就：“地线隔离”，就是把重要的信号网络用地网络保护起来。PCB设计过程中，通过“增加的地网络”叫作：保护线，如下图所示：

这个地网络真的就可以保护信号网络了吗？尤其是上图所示的这类地网络（没有加地过孔）。

往往我们在设计的过程中往往纠结：

1、这个GND网络增加了是否有效？

2、这个GND网络增加多少宽度有效？

3、这个GND网络要打多少过孔？

通常情况下，如果没有保护地的设计或者隔离地的结构如下图所示：

对于这类复杂的问题，我们可以通过建模进行仿真分析。在ADS中建立一个简单的模型，即可对其进行定性的研究。不同的结构分别可以建模如下。

考虑有保护地时，一般保护地线会离被保护的信号网络1W（线宽），或者大于一个1W，如图所示。

仿真1：我们按照1w的宽度，设置保护地，并保证良好接地

建模如下图所示：

仿真其近端和远端串扰结果如下图所示：

仿真2：我们按照1w的宽度，设置保护地，布置1/10波长过孔接地

如果把在保护地按十分之一波长接地（相当于接地过孔），其结构如下图所示：

仿真其近端和远端串扰结果如下图所示：

仿真3：我们按照1w的宽度，覆铜悬空，不接地

其结构如下图所示：

仿真其近端和远端串扰结果如下图所示：

仿真4、没有保护地，但是拉大信号间距

两个信号网络之间的间距就会比较大，建模如下图所示：

仿真其近端和远端串扰结果如下图所示：

四个仿真结论放在一起，结论一目了然：

天蓝（最差）dB(Guardtrace_open..S(3,1))有覆铜，没有接地（开路）

蓝色（差）dB(Guardtrace_2..S(3,1))有保护地，但是没过孔

红色（较优）：dB(S(3,1))没有保护地线，拉大间距

紫色（最优）dB(Guardtrace_2gnd..S(3,1))有保护地的结果，按1/10波长地孔

从对比结果上看，显然，当加了保护地，而没有连接到GND上时，串扰是最大的（蓝色），中间悬空的覆铜，不但不能起到隔离的作用，还给串扰增加了传播路径。

当加了保护地，但是如果没有按照十分之一波长加地孔，串扰也会比较大，地线虽然能够起到隔离的作用，但是没有足够晓得阻抗，不足够“接地良好”，不能起到好的“保护”的效果。

如果有足够的空间，不加保护地，其结果也相对比较好，但是会比按十分之一波长加地孔大一些。这就取决于间距的大小，足够大的间距往往不具备条件。足够大的空间距离，当然能够减小信号的空间耦合，但是高密度的PCB设计往往做不到。

我们布置了保护地，并且在小于1/10波长的间距布置了保护孔，则串扰会抑制得比较好。我们需要对高速信号重点关注，通过保护地有效的控制串扰。

以上结论，我们往往不能通过实测得到，因为需要大量的测试仪器，并且需要做足够样本数量的测试PCB，需要大量的成本。如果我们有仿真工具，就会成为我们的设计利器。

本文作者蒋修国，推荐蒋修国书籍

基于ADS2023的《ADS信号完整性仿真与实战》第二版