台积电AP8厂有望今年投入运营。
据报道，台积电于近日举行了AP8先进封装厂的进机仪式。相较稍早前的2nm扩产典礼，本次活动较为低调，参与方主要是台积电和供应链合作伙伴。
台积电AP8厂由群创光电南科四厂改造而来，原是一座5.5代LCD 面板厂。2024年8月15日，台积电以171.4亿新台币购入该厂房及附属设施，并启动改造工程。AP8厂的改造整修分为两个阶段，第一期工程如期在3月底完工，进入设备装机阶段。
AP8厂是台积电目前最大的先进封装设施，面积约是此前AP5厂的四倍，无尘室面积近10万平方米。该厂最早有望在今年末投入运营，预计用于CoWoS生产，以满足客户对实现逻辑芯片和HBM内存2.5D整合工艺的庞大需求。
台积电先进封装技术台积电在先进封装技术方面取得了显著的进展，尤其是在Chiplet和3D封装领域。
传统的CMOS技术主要关注晶体管尺寸的缩小和集成度的提高，以实现更高的性能和更低的成本。然而，随着晶体管尺寸接近物理极限，单纯依靠CMOS技术的发展已难以满足日益增长的计算需求。因此，行业开始向CSYS转型，通过将不同的系统、系统级芯片和芯粒进行集成，以实现更复杂的系统功能和更高的性能。
Chiplet技术是一种将多个芯粒集成到一个封装中的方法。每个芯粒可以是独立的功能模块，例如计算核心、内存控制器或I/O接口等，通过将多个小芯片集成在一起，可以实现更高的系统性能和集成度。此外，不同的芯粒可以使用不同的工艺节点制造，甚至是不同的半导体公司制造，降低了成本，提高了异构集成良率。而且还可以根据不同的应用需求灵活组合和扩展芯粒，减少对先进工艺制程的依赖，能够在现有工艺基础上实现更高的性能。
而台积电的3D Fabric技术是一个综合性的解决方案，旨在通过2.5D和3D集成技术来提升芯片的性能和集成度，包括前端（Front-end）和后端（Back-end）两种工艺。
其中前端技术包括SoIC技术，允许在硅晶圆上堆叠多个芯片（Die），实现高速、低功耗的集成；CoW（Chip on Wafer）技术在硅晶圆上堆叠芯片；WoW（Wafer on Wafer）技术将多片硅晶圆堆叠在一起。
而后端技术包括InFO和CoWoS等技术，这些技术主要用于高性能计算和移动应用。
InFO利用线路重布层和外部电极实现高集成度的封装。InFO技术具有高带宽密度和低延迟的优点，适用于高性能计算和移动应用等领域。例如，InFO_SoW技术可以实现全晶圆级别的异构集成，将计算、IO、存储、被动元件等不同功能的芯片小块集成在一起，形成一个紧凑的系统。
CoWoS提供三种变体：CoWoS-S、CoWoS-R和CoWoS-L。其中，CoWoS-S是台积电最早推出的 CoWoS 技术，硅中介层本质上是一片经过特殊加工的硅晶圆，上面蚀刻有高密度的互连线路。芯片通过倒装芯片技术直接焊接到硅中介层上，然后硅中介层再通过凸块连接到底层的有机基板上。CoWoS-R使用有机材料作为中介层，通常由多层有机材料和金属布线层交替堆叠而成，然后以与上面相同的方式连接；CoWoS-L采用混合中介层结构，可能在局部区域使用硅中介层以实现高互连密度和高性能的信号传输，而在其他区域使用有机中介层以降低成本和提高工艺兼容性。
台积电先进封装产能台积电在2025年初宣布了大规模的CoWoS先进封装产能扩张计划。根据相关报道，台积电计划在2025年将CoWoS的月产能翻倍，达到7.5万片。为了实现这一目标，台积电不仅在自身产能上进行扩充，还与全球前二的封测厂日月光和安靠（Amkor）等合作伙伴协同增产。
目前台积电建厂速度快速，先进封装厂南科AP8及嘉义AP7将于下半年陆续上线。有报道称设备厂商透露，第二季南科厂设备开始进驻、第三季底嘉义厂随后跟上。在人力部分，台积电除了在本地招募之外，还将从8寸厂调派人员支援。
据悉，台积电将先进封装重点押注在SoIC。研调机构预估，台积电今年底SoIC产能将达1.5～2.0万片，明年翻倍扩增。不过，设备厂商透露今年以CoWoS机台交机为主，其中台积电CoWoS机台将于第二季开始陆续出货，从南科厂开始，第三季底则会至嘉义厂，大多为CoWoS-L、少部分则是CoWoS-R。
此前，摩根大通报告称台积电2025年先进封装供应将十分紧张，预计台积电到2026年底将CoWoS产能扩增至每月9.0-9.5万片晶圆，并同步提升SoIC与Fan Out Panel技术，强化封装竞争力。
*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。
想要获取半导体产业的前沿洞见、技术速递、趋势解析，关注我们！
