随着世界进入数字化时代，中国的半导体行业正处于变革性突飞猛进的关键时期，而作为在电子元器件领域取得巨大突破的发展强国，中国在引领半导体行业创新和塑造电子设备未来发展方面发挥着重要作用。
英特尔收到全球首台高NA EUV几天前，英特尔宣布将从 ASML 收购全球首台高纳米级下一代 EUV 光刻机，引起了业内外的极大兴趣。但与此同时，目前的半导体制造巨头台积电并未松口，而是采取了观望态度。
据多位消息人士透露，台积电目前正在快速转向 2 纳米制程技术，预计将于 2025 年至 2027 年间开始量产。随后将是 1.4 纳米和 1 纳米，但 1 纳米不会在 2030 年前投产。另一方面，台积电在 2nm 或 1.4nm 工艺中都没有使用高纳紫外线光刻技术，直到 2030 年 1nm 节点才会使用。
这意味着台积电并不像英特尔那样急于购买高NA EUV光刻设备。这就提出了一个问题：为什么台积电决定放弃如此重要的光刻技术创新？
首先，有必要了解英特尔为何如此热衷于采用高纳秒级 EUV 光刻技术。
Hi-NA-EUV 光刻技术是半导体制造领域最先进的技术之一，具有分辨率更高、成像更精细的巨大优势。从而提高成像图案的分辨率。
这意味着使用高NA-EUV光刻技术生产的芯片将具有更高的性能和更低的功耗，为未来的技术发展提供了强有力的技术支持。英特尔公司率先获得并购置了这一设备，在工具方面领先竞争对手一步。
但对于如此诱人的技术，台积电为何犹豫不决？其中的原因值得深入探讨。
台积电要等到1nm制程节点才会使用High-NA EUV光刻机据DigiTimes报道，来自于晶圆厂工具制造商的消息证实，台积电要等到1nm制程节点才会使用High-NA EUV光刻机，可能是出于对成本的考虑。根据台积电之前公布的路线图，1.4nm级A14工艺的推出时间大概在2027年至2028年之间，而1nm级A10工艺的开发预计会在2030年前完成。
此前ASML首次财务官Roger Dassen在接受采访时表示，High-NA EUV光刻机可以避免制造上双重或四重曝光带来的复杂性，在逻辑和存储芯片方面是最具成本效益的解决方案。显然并不是所有的芯片制造商都像英特尔那样急于将High-NA EUV光刻机用于芯片的量产，表面上可以降低总体成本，但毕竟现有的EUV光刻机也可以双重成像技术实现相同的效果。
由于计划会根据现有技术的表现以及其他市场因素而改变，所以台积电最后也可能会改变引入High-NA EUV光刻技术的时间点。
免责声明：
1、本号不对发布的任何信息的可用性、准确性、时效性、有效性或完整性作出声明或保证，并在此声明不承担信息可能产生的任何责任、任何后果。
2、 本号非商业、非营利性，转载的内容并不代表赞同其观点和对其真实性负责，也无意构成任何其他引导。本号不对转载或发布的任何信息存在的不准确或错误，负任何直接或间接责任。
3、本号部分资料、素材、文字、图片等来源于互联网，所有转载都已经注明来源出处。如果您发现有侵犯您的知识产权以及个人合法权益的作品，请与我们取得联系，我们会及时修改或删除。
