11月6日，电子设计自动化（EDA）及半导体IP大厂新思科技宣布，联发科将采用新思科技以AI驱动的EDA流程，用于2nm制程的先进芯片设计。

近两年来，联发科凭借持续创新的“全大核”架构设计，最新制程工艺、IP技术的率先采用，以及对于端侧生成式AI等技术持续优化，推动天玑旗舰移动平台与高通骁龙旗舰移动平台之间的差距越来越小。最新发布的3nm天玑9400更是抢在骁龙8至尊版之前推出，并获得了多款旗舰智能手机的采用。

新思科技近日宣布持续与台积电密切合作，并利用台积最先进的制程与3DFabric技术提供先进的电子设计自动化与IP解决方案，为AI与多晶粒设计加速创新。同时，新思科技还与联发科扩大协作，使设计人员在台积电2nm制程上开发，满足高效能模拟设计硅芯片需求。

联发科副总经理吴庆杉表示，与新思科技扩大协作，得以充份发挥他们以AI驱动流程的潜质、加速我们在设计迁移与优化方面的努力，并提升我们将领先业界的系统单芯片导入各垂直市场所需的流程。

台积电生态系统与联盟管理主管Dan Kochpatcharin则表示，与新思科技的各种AI驱动EDA套件及通过硅认证IP协作取得的成果，协助共同的客户大幅提升生产力，并为先进AI芯片的设计带来显著的成果。

台积电目前正积极推进2nm制程2025年量产的目标。台积电在此前法说会上曾提到，2nm制程技术研发进展顺利，装置性能和良率皆按照计划甚或优于预期。台积电还预期2nm技术，在头两年的产品设计定案（tape outs）数量将高于3nm和5nm的同期表现。

从最新的消息来看，联发科下一代天玑旗舰移动芯片天玑9500有望率先采用台积电2nm制程，外界也看好联发科积极在AI相关领域发力的效益。联发科CEO蔡力行此前也指出，在AI趋势引领下，边缘运算和云计算正迅速展开，拥有数据中心的企业，为降低整体拥有成本（TCO），都积极采用定制化芯片，联发科也透过有弹性的ASIC商业模式，来满足客户需求。

编辑：芯智讯-林子