2027年推出后置电源，尺寸缩小17%，效率和性能提升，预计Intel和台积电很快就会应用。

三星电子将于2027年将后端电源（BSPDN）技术引入代工（半导体生产）流程。

BSPDN是一种将进入芯片顶部的电源布线放置在底部的技术，以减少电阻并提高电源效率。

应用BSPDN后，三星电子可以将芯片尺寸缩小17%，并将电源效率提高15%。

竞争对手台积电和英特尔也在寻求引入BSPDN。

代工企业之间的BSPDN技术竞争预计将升温。

三星电子计划在2027年将BSPDN应用于2纳米（㎚·1㎚=十亿分之一米）工艺。

三星电子代工部门当天在西门子EDA论坛2024上表示，采用BSPDN技术的2nm工艺制造的芯片可以减少与正面电源布线的芯片相比，面积减少了17%。

这是三星电子代工部门首次在外部活动中提及该公司的BSPDN表现。

半导体公司将电源线放置在带有传输信号电路的芯片顶部。

不仅占用大量面积，而且电源线和信号线重叠也容易出现瓶颈。

还存在布线变得复杂且难以减小芯片尺寸的问题。

BSPDN是作为一种改进措施而出现的。关键是将电源线放置在芯片背面。

它可以提高电源效率，同时还可以提高半导体性能。

但由于是放在背面，芯片必须做得更薄，并且需要单独的封装工艺，这被认为是一个需要克服的技术挑战。

不仅是三星电子，英特尔和台积电也在积极进行研发（R&D）。

英特尔最早将于今年将名为Powervia的BSPDN技术应用于20A (2nm)代工工艺。

据悉，台积电计划从2026年开始在2nm工艺中引入BSPDN。

三星电子还披露了每个下一代全环栅极（GAA）工艺节点的PPA改进目标。

与今年量产的SF3E工艺相比，明年的SF2将能够实现性能提升12%、功率效率提升15%、面积缩小8%。

正在开发的SF2P工艺的目标是到2026年，预计与SF2相比将有所改进。