据彭博社消息指出，中国华为公司在芯片上的表现看似很好，但是由于中国企业还没有突破EUV光刻机，所以现阶段中国的芯片被卡在了7nm节点。美国多次的制裁，成功阻止了中国企业获得EUV光刻机的机会，至少在2026年之前，中国企业的先进芯片将陷入老化的技术中。
突破先进芯片的机会在不考虑EUV技术的前提下，只用DUV设备进行先进芯片的制造，多重曝光和自对准多重图案化技术是必要的前提。
在中国企业发展相关技术之前，美国的英特尔公司曾经在10nm节点，尝试采用自对准四重图案化技术（SAQP）来缩短晶体管的栅极间距，但最终还是失败了。
在技术上面，英特尔验证了采用该技术制造先进芯片的方案是可行的，但是在量产上面，由于英特尔无法进一步提升良品率，所以倒在了量产商用这一步。在失败之后，英特尔便全面转向了EUV技术，放弃了自对准四重图案化的DUV技术。
自对准四重图案化技术可以有效的缩短栅极间距，提高晶体管密度，但是也会导致高缺陷率和低产量这两个绕不开的问题。特别是在英特尔的第一代10nm工艺技术中，产量低到只有两个CPU核心的Cannon Lake CPU，连集成显卡都被禁用掉了。
英特尔原本计划在2016年发布最新的10nm芯片，结果采用了DUV设备和自对准四重图案化技术，导致英特尔走了一条非常错误的弯路，投入了大量资金和时间，最终宣告失败。一直到2019年，英特尔最新的10nm工艺才完成量产规模。
在制造工艺没有发展起来之前，芯片的特征尺寸、栅极间距、电流沟道的长度数值是一致的，但是随着制造工艺的不断发展，这个数值的统一性被打破，每个企业对于自家的工艺命名都不一样。
虽然英特尔的10nm工艺在逻辑命名上面是10nm，但是其晶体管的栅极间距为54nm，与台积电、三星的7nm工艺在栅极间距上相差不大。
并且三家制造工艺在晶体管密度上面，差距也是非常小：
英特尔10nm：晶体管密度约为100.8百万晶体管/平方毫米（MTr/mm²）台积电7nm：晶体管密度约为96.5百万晶体管/平方毫米（MTr/mm²）三星7nm：晶体管密度约为95.3百万晶体管/平方毫米（MTr/mm²）在这三家当中，英特尔采用自对准四重图案化技术失败了，三星直接采用的EUV技术，只有台积电使用DUV设备和自对准四重图案化技术制造先进芯片成功了。
台积电第一代7nm工艺的成功，是其他相关企业无法复制的。
其一，台积电获得了来自于ASML、应用材料、泛林科技等厂商的顶级制造设备。例如2000i、2050i等光刻机型号，而且这些产品是针对于多重曝光和多重图案化技术专门设计过的。
其二，台积电拥有全球最好的材料供应商。并且通过改进光刻胶、掩膜版等材料质量、加强工艺过程中的监控和控制水平这些方法，使台积电能够更好地管理生产过程中的变异，从而提高良品率。
其三，台积电采用了虚拟制造技术。通过模拟和预测工艺窗口，优化工艺参数，进而减少在实际制造过程中会出现的低良率情况。
中国芯片的机会国产芯片想要突破到更加先进的水平，思路最清晰的一条方案就是打造国产技术的EUV光刻机。EUV的极紫外光源主要采用的是激光等离子体（LPP）技术，中国需攻克高功率CO₂激光器、锡靶材等离子体生成等关键技术环节。
EUV光源需要高重复频率、高稳定性的CO₂激光器，功率通常达到数十千瓦级别。国内在高功率激光器领域已有一定积累，但如何实现长时间稳定运行、降低能量损耗，仍是亟待解决的问题。
锡靶材在激光轰击下生成等离子体，但锡滴的精确控制、靶材的利用率以及等离子体的稳定性都是技术难点。此外，锡靶材的残渣会污染光学系统，如何高效清理并维持光学元件的反射率（需达到90%以上）也是关键。
EUV光需要通过多层反射镜（Mo/Si多层膜）进行收集和传输，这对反射镜的表面精度和抗热变形能力提出了极高要求。国内在超光滑表面加工和多层膜沉积技术上仍需突破，这都是需要在各个环节进行分布式创新的。
并且还要考虑掩模板在光刻机曝光之后，能否在光刻胶上面正常的产生反应。以及对光刻胶显影定型后，进行的刻蚀工艺能否与国产EUV技术相匹配。
EUV掩模板采用反射式设计，需要在多层膜上刻蚀出纳米级图案。这对掩模板的材料均匀性、缺陷控制和抗辐射能力提出了极高要求。国内在掩模板制造领域起步较晚，需加快高精度掩模制造技术的研发。
EUV光刻胶需要具备高灵敏度、低线边缘粗糙度（LER）和高抗刻蚀性。目前，全球EUV光刻胶市场被日本JSR、信越化学等企业垄断，国内在光刻胶的分子设计和量产工艺上还需要加把劲。此外，光刻胶的显影定型过程也需要与EUV光源的特性相匹配，否则会导致图案失真或缺陷。
即使光刻胶与EUV光源匹配成功，后续刻蚀工艺的材料也是个问题。
刻蚀剂需要与光刻胶的化学性质兼容，否则会导致图案失真或晶圆表面污染。刻蚀后的清洗工艺需要彻底去除光刻胶残留和刻蚀副产物，同时避免对晶圆表面造成损伤。如果清洗剂与光刻胶不匹配，可能会导致晶圆表面缺陷，甚至大量报废。
以上都是建立在国产EUV光刻机上需要考虑的问题。
第二条路，就是当初英特尔失败的方案。基于DUV设备，通过多重曝光和自对准四重图案化技术（SAQP）强行突破先进工艺。
SAQP可以将DUV光刻机的图案密度提升4倍，理论上能够实现5nm级别的线宽和间距。虽然可以提升图案密度，但其实际分辨率仍受限于DUV光刻机的光学性能和工艺误差。5nm制程对图案的均匀性、边缘粗糙度（LER）要求极高，SAQP在这些方面存在先天性的劣势。
并且SAQP技术需要通过多次的刻蚀和气体沉积工艺打磨，每增加一个分离层，设备的套刻精度下降一次，光刻和刻蚀的成本增加一倍。这个成本价格是相当高的，一般的企业根本遭不住这么烧钱。
EDA软件可以通过OPC算法对掩模图形进行预失真处理，补偿光学效应，但是国内的EDA软件企业还未透露出有这方面的技术尝试。
DUV设备+自对准四重图案化技术（SAQP）是一条可行的技术路径，英特尔失败了，但是台积电成功了。不过其高昂的成本、复杂的工艺和良率问题使其难以成为5nm制程的主流解决方案。
中国芯片企业需要在短期内通过DUV+SAQP积累技术经验，同时加快EUV光刻机和替代技术的研发，才能真正实现高端制程的自主可控。
