据悉，三星电子公司在2024三星代工论坛上公布了其最新的芯片封装技术和服务路线图。这是三星首次在公开技术领域发布高带宽存储器（HBM）的三维（3D）封装技术，预计该技术将在2025年推出的第六代人工智能芯片HBM4中采用。
HBM4争夺战白热化三星的HBM3E内存目前仍未正式通过英伟达的测试，仍需进一步验证。而美光和SK海力士已在2024年初通过了英伟达的验证，并获得了订单。即将推出HBM的3D封装服务意味着三星加快研发脚步，争取缩小与SK海力士在HBM4的差距。
事实上，HBM4争夺战早已打响。去年11月就有消息称，SK海力士正与英伟达联合讨论与三星方案类似的HBM4“颠覆性”集成方式。今年4月，SK海力士与台积电签署战略结盟协议，强化生产HBM芯片与先进封装技术的能力。而台积电的CoWoS技术一直在先进封装中处于领先地位。
另据业内人士透露，SK海力士正在扩产其第5代1b DRAM，以应对HBM及DDR5 DRAM需求增加。
此外，美光也正在追赶，美光正在研发的下一代HBM在功耗方面比SK海力士和三星电子更具优势。
三星将推出 3D HBM 芯片封装服务目前，HBM芯片在2.5D封装技术下通过硅中介层与GPU水平连接。相比之下，3D封装不需要硅中介层或位于芯片之间的薄基板来允许它们通信和协同工作。三星将其新封装技术称为SAINT-D，即Samsung Advanced Interconnection Technology-D的缩写。
据悉，这家韩国公司提供交钥匙3D HBM 封装。为此，其先进封装团队将垂直互连其内存业务部门生产的 HBM 芯片与其代工部门为无晶圆厂公司组装的 GPU。
三星电子的一位高管表示：“3D 封装降低了功耗和处理延迟，提高了半导体芯片电信号的质量。”2027 年，三星计划推出一体化异构集成技术，将可大幅提高半导体数据传输速度的光学元件整合到一个统一的 AI 加速器封装中。
混合键合是下一代封装技术，当芯片通过硅通孔 (TSV) 或微观铜线垂直堆叠时，堆叠之间没有凸块。它们是直接堆叠的。因此，混合键合也称为直接键合。
与目前使用的热压（TC）键合相比，可以在更低的高度键合更多芯片堆叠，同时散热效率也得到提高。
三星在论文中表示，较低的高度是采用混合键合的主要原因。为了将 17 个芯片（一个基础芯片和 16 个核心芯片或堆栈）封装在 775 微米的尺寸中，必须缩小芯片之间的间隙。
三星已使用 TC 非导电薄膜来堆叠芯片，直至其 12 堆栈 HBM。除了应用混合键合之外，解决该问题的其他方法是使核心芯片尽可能薄或减小凸块间距。
免责声明：
1、本号不对发布的任何信息的可用性、准确性、时效性、有效性或完整性作出声明或保证，并在此声明不承担信息可能产生的任何责任、任何后果。
2、 本号非商业、非营利性，转载的内容并不代表赞同其观点和对其真实性负责，也无意构成任何其他引导。本号不对转载或发布的任何信息存在的不准确或错误，负任何直接或间接责任。
3、本号部分资料、素材、文字、图片等来源于互联网，所有转载都已经注明来源出处。如果您发现有侵犯您的知识产权以及个人合法权益的作品，请与我们取得联系，我们会及时修改或删除。
